基于全新 Zen 微架构、 AMD Ryzen 7 处理器强势登场， CPU 内部设计完全推倒重来，大幅改良 Front-End 、运算单元及 Cache 架构，更加入 SMT 同步多线程技术，整体性能提升达 52% ，相较对手同级产品售价便宜一半。 HKEPC 编辑部针对 AMD Zen 微架构进行详细剖析，并找来全新 Ryzen 7 1800X 处理器，与上代 AMD FX-9590 、对手 INTEL Core i7-6900K 、 7700K 进行详细测试。
全新 AMD Zen 微架构
AMD Zen 微架构 8 核心 Die Shot
x86 架构处理器市场中，唯一能抗衡 INTEL 就只剩下 AMD 了， 曾经 AMD 给予过 INTEL 极大压力， 1998 年凭着 K7 微架构 Athlon 处理器得到 DIY 玩家的喜爱，紧接于 2003 年抢先推出具备 64Bit 技术的 K8 微架构，凭着 Athlon 64 处理器出色的运算性能，力压 INTEL Pentium 4 抢下逾 30% 市佔，声势一时无两。
可惜好景不常， 2007 年 AMD K10 微架构计划惨遭滑铁卢， Phenom 处理器效能不彰且时脉难以提升，紧接 2011 年 AMD Bulldozer 微架构更是惨不忍睹，效能被 INTEL 处理器大幅抛离，功耗更高得离谱，使得 x86 处理器的市场份额大幅流失，市场佔有率跌至 1 成。
全新 AMD Zen 微架构 Block Diagram
吸收惨痛教训后， AMD 决定推倒重来研发新一代「 Zen 」微架构 ( 代号 Family 17H) ，採用「 Clean-Sheet 」设计不沿用旧有微架构再作改良，取消 CMT 丛集多线程技术，主要改进及全新设计包括︰
→ 取消 Dual Core 共享设计
→ 改用 SMT 同步多线程架构
→ 4-Wide x86 Front-End
→ 加入 μOps Cache 缓存
→ 强化内核并行运算能力
→ 支援更多扩展指令集
→ 改用 Write-Back L1 Data Cache
→ 改用 Inclusive L2 缓存设计
→ 全新 CCX 模组 L3 缓存设计
→ 大幅改良预测分支
→ 全新 Clock Gating 设计
整体而言， AMD Zen 微架构相较上代 Excavator 微架构， IPC 性能提升平均达 ~ 52% ， 而且功耗表现更理想，整体性能已追上 INTEL Haswell 微架构，只有时脉提升能力与浮点处理表现有所不及。在市场战略上， AMD Zen 处理器将以性价比及多核优势作卖点，相同 CPU 核心数规格售价较 INTEL 便宜，相同价位下其 CPU 核心更多、性能更高，是近十年来 AMD 处理器首次追贴对手，有望打破 INTEL 市场垄断局面。
全新的 Front End 引擎
全新的 AMD Zen 微架构，放弃旧有 Excavator 微架构的 Dual Core 模组设计，回复至每个 CPU Core 均拥有专属的 Front-End 引擎，拥有 1 组耦预测分支单元，透过内部演算法预测将被执行的指令，并寻找下个直接及间接目标，提早填充至 Request Queue 单元，有助降低运算延迟并优化记忆体系统并行性能。
AMD 扩大了 Zen 微架构的 Branch Target Buffer 缓存，增设双重预测分支能力，用作提升分支命中率， TLB 翻译后备缓冲器的条目数量大幅提升，能储存更多虚拟记忆体转换成物理定址结果，降低预测分支单元的载入延迟。
AMD Zen 微架构的前端指令提取设计
所有最近执行过的 x86 指令，都会获得一个 Micro-Tags 标记，解码后的 μOps 指令会被放进 μOps Cache 缓存单元，当遇上频繁使用的 x86 指令时，无需再经 Decoder 单元进行解码，直接由 μOps Cache 缓存单元提取 μOps 指令，大幅提升 Front-End 引擎指令的吞吐量。
据 AMD 指出， Zen 微架构的 μOps Cache 缓存相当巨大，能够储存 2048 个 μOps 指令，而且命中率相当频繁，为 Front-End 引擎提供更高的 x86 指令吞吐量。
AMD Zen 微架构的 Front End 引擎
指令解码方面， Front-End 引擎建有 1 组 4-Wide x86 Decoder ，每个週期可处理 4 个 x86 指令，相较 Bulldozor 微架构的双核心共享 1 组 Decoder ，以及 Streamroller 微架构改为双核心、各带 1 个 Decoder 但前端资源仍为共享， Zen 微架构在指令并行性能及预测分支能力上明显提升。此外， AMD Zen 微架构加入 Fast Path 设计， Decoder 单元可以将某些 x86 操作指令，融合成 1 个 μOps 指令，例如 TEST/CMP 、 JL/JNGE 、 JGE/JNL 、 JLE/JNG 及 JG/JNLE ，令运算效率进一步提升。
经解码或缓存命中的 μOps 指令，会被传送至 μOps Queue 列队单元等待分配， AMD Zen 微架构针对 Dispatch 调度单元作出强化，每週期可处理 6 个 μOps 指令调度，最高可同时处理 6 个 INT 整数或 4 个浮点 μOps 指令的调度组合。
AMD Zen 微架构全新的 Front-End 引擎设计，相较上代 Excavator 微架构有更强大的指令级并行处理能力，有利于 SMT 同步多线程架构，相较 INTEL 则只能处理 4 个整数或浮点 μOps 指令， AND Zen 微架构吞吐量方面更具优势。在地址操作方面， AMD Zen 每个週期只能处理 2 个 AGU 指令， INTEL 则可处理 4 个 AGU 指令。
